您的位置首页 >资讯 >

英特尔发布了其Optane数据中心永久性存储器模块

导读 给大家分享一篇关于互联网和手机的文章。相信很多朋友对互联网和手机还是不太了解,所以边肖也在网上搜集了一些关于手机和互联网的相关知识

给大家分享一篇关于互联网和手机的文章。相信很多朋友对互联网和手机还是不太了解,所以边肖也在网上搜集了一些关于手机和互联网的相关知识与大家分享。希望大家看完之后会喜欢。

字节可寻址非易失性存储器增加主存储器容量并提供接近动态随机存取存储器速度的性能。值得注意的是,虽然该技术目前仅与部分英特尔处理器兼容,但正引起系统厂商的兴趣。上周,国家先进工业科学技术研究所(AIST)发表了一篇基于动态随机存取存储器性能的DCPMM基准测试论文,强调了其优缺点。

当然,Optane是英特尔和Micron Technology联合开发的3D XPoint媒体的实现。广义而言,3D XPoint试图填补快速但易失性DRAM技术和低成本非易失性NAND闪存之间的功能空白。Optane采用无叠层(3D)晶体管技术,节省空间,提高性能。

据AIST称,该公司之所以实施该项目,是因为迄今为止关于该公司业绩的报告很少。虽然与DRAM的性能差距很大,但与NAND的增益差距也很大。这是论文结论的摘录:

“为了补充之前关于英特尔傲腾DCPMM的性能报告,我们用自己的测量工具进行了实验。我们观察到随机只读访问的等待时间约为374 ns。随机回写涉及的访问时间为391 ns。交错存储模块的只读访问权限和与回写操作相关的带宽分别约为38 GB/s和3 GB/s。

“许多应用(例如,尤其是大规模HPC和AI工作负载)将受益于DCPMM扩展的大容量主内存。然而,DCPMM和DRAM之间巨大的性能差距对系统软件研究提出了新的挑战。我们目前正在试验该应用程序,并将在未来的出版物中报告细节。”AIST的田崎敬浩广辅治和高野良秀写道。

下表和测试系统的描述提供了更清晰的对比。

在讨论读写延迟时,Hirofuchi和Takano指出,大多数CPU架构都会执行内存预取和乱序执行,以隐藏运行在CPU内核上的程序的内存延迟。他们采取措施避免这个问题。

为了精确测量延迟,基准程序被精心设计来抑制这些影响。为了测量主存储器的读取延迟,它的工作原理如下:

首先,它从目标存储设备分配一定数量的存储缓冲区。为了造成有限责任公司的损失,分配的缓冲区的大小应该大于有限责任公司的大小。它将内存缓冲区分成64字节的高速缓存行对象。

其次,它以随机顺序设置缓存行对象的链表,即遍历链表会导致跳转到远程缓存行对象。

第三,它测量遍历所有高速缓存行对象所用的时间,并计算获得高速缓存行的平均等待时间。在大多数情况下,当遍历链接列表中的下一个高速缓存行对象时,丢失的LLC会导致CPU内核停滞。CPU暂停时经过的时间称为内存延迟。"

本文就为大家讲解到这里了。

标签:

免责声明:本文由用户上传,如有侵权请联系删除!